電容應用在三極管開關中時起的作用

2020-06-23 10:11:32 admin 201

1.開關三極管的基本電路圖

負載電阻被直接跨接於三極管的集電極與電源之間,而位居三極管主電流的回路上,輸入電壓Vin則控制三極管開關的開啟(open) 與閉合(closed) 動作,當三極管呈開啟狀態時,負載電流便被阻斷,反之,當三極管呈閉合狀態時,電流便可以流通。

 

詳細的說,當Vin為低電壓時,由於基極沒有電流,因此集電極亦無電流,致使連接於集電極端的負載亦沒有電流,而相當於開關的開啟,此時三極管乃工作於截止(cut off)區。 

 

同理,當Vin為高電壓時,由於有基極電流流動,因此使集電極流過更大的放大電流,因此負載回路便被導通,而相當於開關的閉合,此時三極管乃工作於飽和區(saturation)。

 

關於晶體三極管的開關飽和區,MOS管的飽和區就是電晶體的放大區。

 

晶體三極管的放大是電流關係的放大,即Ic=B*Ib

而MOS管的放大倍數是Ic=B*Ugs,與g、s兩端的電壓有關系

MOS管的放大倍數比較大,穩定。

图片关键词

图片关键词

图片关键词



2.基極電阻的選取

(1)首先判斷三極管的工作狀態,是放大區(增大驅動電流)還是飽和區(開關作用)

 

(2)若工作在放大區,根據集電極負載的參數,計算出集電極的電流,之後根據三級管的放大特性計算出基極電流,再根據電流值計算出電阻。

 

(3)若工作在飽和區,

以NPN管為例大致計算一下典型3元件開關電路的選值:

設電晶體的直流放大係數為100,Ib=(驅動電壓-0.7Vbe結壓降)/Rb,Vce=Vcc-100Ib×Rc,令Vce=0,由此可算出臨界值(飽和區與放大區的臨界),只要Rb小於臨界值即可,但其最小值受器件Ib容限限制,切勿超過。

 

3.補償電容電路圖

一般線性工作的放大器(即引入負回饋的放大電路)的輸入寄生電容Cs會影響電路的穩定性,其補償措施見圖。放大器的輸入端一般存在約幾皮法的寄生電容Cs,其頻帶的上限頻率約為:ωh=1/(2πRfCs)

 

為了保持放大電路的電壓放大倍數較高,更通用的方法是在Rf上並接一個補償電容Cf,使RinCf網路與RfCs網路構成相位補償。

 

RinCf將引起輸出電壓相位超前,由於不能準確知道Cs的值,所以相位超前量與滯後量不可能得到完全補償,一般是採用可變電容Cf,用實驗和調整Cf的方法使附加相移最小。若Rf=10kΩ,Cf的典型值絲邊3~10pF。對於電壓跟隨器而言,其Cf值可以稍大一些。

 

4. 運放電源旁路電容

旁路是把前級或電源攜帶的高頻雜波或信號濾除,去藕是為保證輸出端的穩定輸出

 

每個集成運放的電源引線,一般都應採用去偶旁路措施,如圖所示圖中的高頻旁路電容,通常可選用高頻性能優良的陶瓷電容,其值約為0.1μF。或採用lμF的鉭電容。

 

這些電容的內電感值都較小。在運放的高速應用時,旁路電容C1和C2應接到集成運放的電源引腳上,引線儘量短,這樣可以形成低電感接地回路。

注:當所使用的放大器的增益帶寬乘積大於10MHz時,應採用更嚴格的高頻旁路措施,此時應選用射頻旁路電容,對於通用集成晶片,對旁路的要求不高,但也不能忽視,通常最好每4~5個器件加一套旁路電容。不論所用積體電路器件有多少,每個印刷板都要至少加一套旁路電容。

 

在直流電源回路中,負載的變化會引起電源雜訊。例如在數字電路中,當電路從一個狀態轉換為另一種狀態時,就會在電源線上產生一個很大的尖峰電流,形成瞬變的雜訊電壓。配置去耦電容可以抑制因負載變化而產生的雜訊,是印製電路板的可靠性設計的一種常規做法,配置原則如下:

●電源輸入端跨接一個10~100uF的電解電容器,如果印製電路板的位置允許,採用100uF以上的電解電容器的抗干擾效果會更好。

 

●為每個積體電路晶片配置一個0.01uF的陶瓷電容器。如遇到印製電路板空間小而裝不下時,可每4~10個晶片配置一個1~10uF鉭電解電容器,這種器件的高頻阻抗特別小,在500kHz~20MHz範圍內阻抗小於1Ω,而且漏電流很小(0.5uA以下)。

 

●對於雜訊能力弱、關斷時電流變化大的器件和ROM、RAM等存儲型器件,應在晶片的電源線(Vcc)和地線(GND)間直接接入去耦電容。

 

●去耦電容的引線不能過長,特別是高頻旁路電容不能帶引線。

 

在直流電源回路中,負載的變化會引起電源雜訊。例如在數字電路中,當電路從一個狀態轉換為另一種狀態時,就會在電源線上產生一個很大的尖峰電流,形成瞬變的雜訊電壓。配置去耦電容可以抑制因負載變化而產生的雜訊,是印製電路板的可靠性設計的一種常規做法,配置原則如下:

●電源輸入端跨接一個10~100uF的電解電容器,如果印製電路板的位置允許,採用100uF以上的電解電容器的抗干擾效果會更好。

 

●為每個積體電路晶片配置一個0.01uF的陶瓷電容器。如遇到印製電路板空間小而裝不下時,可每4~10個晶片配置一個1~10uF鉭電解電容器,這種器件的高頻阻抗特別小,在500kHz~20MHz範圍內阻抗小於1Ω,而且漏電流很小(0.5uA以下)。

 

●對於雜訊能力弱、關斷時電流變化大的器件和ROM、RAM等存儲型器件,應在晶片的電源線(Vcc)和地線(GND)間直接接入去耦電容。

 

●去耦電容的引線不能過長,特別是高頻旁路電容不能帶引線。在直流電源回路中,負載的變化會引起電源雜訊。例如在數字電路中,當電路從一個狀態轉換為另一種狀態時,就會在電源線上產生一個很大的尖峰電流,形成瞬變的雜訊電壓。配置去耦電容可以抑制因負載變化而產生的雜訊,是印製電路板的可靠性設計的一種常規做法,配置原則如下:

 

●電源輸入端跨接一個10~100uF的電解電容器,如果印製電路板的位置允許,採用100uF以上的電解電容器的抗干擾效果會更好。

 

●為每個積體電路晶片配置一個0.01uF的陶瓷電容器。如遇到印製電路板空間小而裝不下時,可每4~10個晶片配置一個1~10uF鉭電解電容器,這種器件的高頻阻抗特別小,在500kHz~20MHz範圍內阻抗小於1Ω,而且漏電流很小(0.5uA以下)。

 

●對於雜訊能力弱、關斷時電流變化大的器件和ROM、RAM等存儲型器件,應在晶片的電源線(Vcc)和地線(GND)間直接接入去耦電容。

 

●去耦電容的引線不能過長,特別是高頻旁路電容不能帶引線。